
英伟达Rubin Ultra延期风险系列研究

四Die单封装不可行，2+2成主线

狗不扯蛋·AI研究所

2026-07-12

摘要

Rubin Ultra原定的四Die单封装方案因中介层面积达到7.5-8倍光罩极限、单片晶圆仅产出4颗封装体而触碰物理天花板。CoPoS量产锁定2028-2029年，与Rubin Ultra的2027年时间窗口错位，四Die终局属于下一代Feynman。2+2过渡方案成为量产唯一可行路径，且不改N3晶圆与HBM总需求，单封装性能下降由系统级数量补偿。四Die放量需跨过良率、成本、标准化三重工业阈值，保守路线CoWoS-L的快速进步进一步压缩了激进方案窗口期。

思维链1：封装形态切换

CHAPTER 01

Rubin Ultra不会以四Die单封装形态量产

■ 四Die路径的面积扩张已经触碰物理天花板

2025年，英伟达给Rubin Ultra画了一张蓝图：四颗计算Die、16组HBM显存，全部塞进一颗封装体。按申万宏源的拆解，这颗封装体的中介层面积将达到7,885平方毫米，相当于7.5到8倍光罩极限。光刻机单次曝光能覆盖的最大面积是固定的，26毫米乘33毫米，约858平方毫米。超过这个面积，就必须像拼瓷砖一样拼接多个曝光图案。7.5到8倍光罩极限意味着至少8次拼接，任何微小的偏差都会在最终产品上累积成致命缺陷。7,885平方毫米，比一张信用卡还大，接近一颗3.5英寸机械硬盘的盘片面积。把这么大一块硅片做平整、做干净，在上面蚀刻出数以亿计的互连线，本身就是对半导体工艺的极限拷问。

先进封装的中介层 fabrication 在12英寸硅晶圆上，一片晶圆的总面积约70,600平方毫米。每颗封装需要7,885平方毫米，理论上每片晶圆最多切出8到9颗。但晶圆是圆形的，边缘区域会浪费大量面积，而且大尺寸中介层更容易在边缘出现缺陷。广发证券的研究显示，封装尺寸突破3倍光罩极限后，晶圆排布效率从74%开始断崖式下跌。四Die单封装的7,885平方毫米，在12英寸晶圆上只能排布约4颗封装体。H100的CoWoS-S封装（约775平方毫米）在同样晶圆上可以排布超过100颗，B200的CoWoS-L封装（约2,900平方毫米）约11颗。从100颗到11颗再到4颗，单片晶圆的产出效率低到令人难以接受。台积电的CoWoS产能本来就捉襟见肘，如果每片晶圆只产出4颗合格品，客户排队的时间恐怕要按年计算。

面积失控还会引发一系列次生问题。硅中介层在加热、冷却、光刻、刻蚀、电镀等工艺过程中，会因为热膨胀系数的不匹配产生内部应力。尺寸大到一张信用卡的程度时，翘曲量从微米级上升到足以影响光刻对准精度的水平。B200时代已经需要精密的翘曲控制，四Die单封装的应力规模至少是B200的数倍。光刻机对晶圆平整度的要求在纳米级别。中介层本身翘曲了，后续的互连层、RDL层、微凸点连接都会跟着跑偏。跑偏意味着良率下降，良率下降意味着成本飙升。面积越大，翘曲越严重；翘曲越严重，良率越低；良率越低，每颗合格芯片分摊的晶圆成本就越高；成本越高，就越需要扩大面积来集成更多功能以摊薄成本——结果面积更大了，翘曲更严重了。当一片晶圆只能产出4颗合格品的时候，这个方案已经从技术愿景变成了经济噩梦。芯片设计可以天马行空，但芯片制造必须脚踏实地。

■ CoPoS指向2028年，四Die终局属Feynman

2025年，台积电在北美技术研讨会上正式公布了CoPoS的产品路线图。CoPoS，全称Chip-on-Panel-on-Substrate，是台积电用来接替CoWoS的下一代封装技术。核心思路是用方形面板替代圆形晶圆，用玻璃核心基板替代硅中介层，从而突破圆形晶圆在面积和利用率上的物理限制。310毫米乘310毫米的CoPoS面板，2026年建立首条迷你产线，2027年小批量试生产，2028年下半年至2029年上半年规模化量产。东吴证券的调研进一步显示，台积电的CoPoS研发线2026年第三季度设备进机，2027年第三季度Pilot Line下单，2028年第二季度设备进嘉义P7厂区，2029年中后确定量产机台，2030年第一季度量产设备进机，首批产品最快2030年第四季度产出。光大证券的纪要也提到，CoPoS方案预计2028-2029年进入CoWoS路线主导阶段。郭明錤在2026年6月的供应链调研中确认，CoPoS的规模化量产目标就是2028年下半年。集邦科技的分析也指向同一时间点。从2025年公布技术路线到2028年真正实现量产，中间需要整整三年的设备验证、材料验证、工艺磨合和客户认证。

CoPoS不是简单的"把晶圆换成面板"，而是整个制造流程的重构。从面板切割、临时键合、玻璃通孔形成、铜电镀、重布线层制作，到最后的解键合和测试，每一个环节都需要新的设备、新的材料、新的工艺参数。设备到位只是第一步，真正耗时的是让所有新元素在一个产线上协同工作，达到稳定的良率和产能。台积电在2026年2月已经启动CoPoS中试生产线的设备交付，这距离2028年的量产目标还有将近两年时间。即使一切顺利，CoPoS也要到2028年才能为大规模客户供货。

Rubin Ultra的原定量产时间是2027年。2027年，CoPoS还在试产阶段，产能和良率都远不足以支撑四Die超大封装。产业链的共识非常明确：真正能够适配四Die大封装的技术节点，不是Rubin Ultra，而是下一代的Feynman。Feynman预计将在2028年左右问世，正好与CoPoS的量产时间窗口对齐。申万宏源的产品路线图显示，Rubin Ultra（2027年下半年）的架构是GPU N3P乘4加I/O N4P乘4，封装方式标注为"CoWoS-L or CoPoS"；到了Feynman（2028年下半年），四Die设计才明确和CoPoS绑定。四Die方案从"2027年量产目标"变成了"2028年或更晚的远期目标"。Jefferies的研报将这一判断进一步量化：CoPoS的高量产时程从2029年前提到2028年，但即便是这个"提前"的预测，也明确把终局方案匹配给了Feynman而非Rubin Ultra。Rubin Ultra生不逢时——它诞生在CoPoS成熟的前夜，注定只能做CoPoS的预览者，而不是第一个吃螃蟹的人。瑞银在GTC 2026后的供应链调研也印证了这一判断：电源供应商已经按双芯片设计规划供电方案，单机架功率从Rubin的227千瓦提升至450-500千瓦。产业链下游的合作伙伴已经用实际行动投票：2027年的Rubin Ultra，走2+2方案。

■ 面积失控引发良率灾难，2+2成主线

四Die方案的失败不是孤立的技术决策，而是一条因果链的必然终点。起点是面积失控，终点是2+2过渡方案成为唯一可行的交付主线。

台积电在2026年已经将5.5倍光罩的CoWoS-L良率做到98%。但5.5倍和7.5倍之间不是线性关系，而是指数级的难度跃升。翘曲、应力、缺陷密度这些问题，都随着面积的增大而呈非线性恶化。98%的良率是在5.5倍光罩这个"舒适区"内实现的，一旦跨入7.5倍甚至8倍，良率会掉到什么水平，没有人敢打包票。封装良率每下降10个百分点，成本就会上升20%到30%。如果四Die封装的良率从98%掉到70%甚至更低，每颗合格芯片的制造成本会翻几倍——这不是涨价的问题，而是根本造不起的问题。

东北证券的测算显示，B200的CoWoS-L封装成本约1,100美元，四Die单封装的面积是B200的2.7倍以上，晶圆产出却只有B200的三分之一。东北证券通过对B200晶圆图的像素级测算，推算出CoWoS-L封装后的B200实际物理面积约2,900平方毫米。单片12英寸晶圆的理论切割数约11颗，按70%综合封装良率计算，单片晶圆仅能产出7.7颗成品。结合单颗封装及测试环节约1,367美元的价值量，单片CoWoS晶圆售价约10,526美元。这个数字和台积电财报反算出的CoWoS ASP（约1万美元/片）高度吻合。现在把这套逻辑套用到四Die单封装上：如果B200的2,900平方毫米已经让良率损失达到1,000美元级别，那么7,885平方毫米的四Die封装体会是什么结果？保守估计，单颗封装良率损失会飙升到2,000-3,000美元甚至更高。这已经不是一个可以接受的良率损失范围，而是会直接把整颗芯片的BOM成本推到一个系统厂商无法承受的区间。

半导体产品的生命周期极其紧凑。一款AI芯片从发布到被下一代产品取代，通常只有两到三年。Rubin Ultra如果拖到2028年甚至更晚才能以四Die形态量产，它的生命周期已经被压缩到了极限。如果四Die方案在2027年无法达到量产良率，英伟达就会面临一个可怕的选择：要么用低良率的四Die方案硬上，承受巨额亏损和客户抱怨；要么临时切换到替代方案，用2+2架构来救场。选择前者，可能毁掉一个产品世代；选择后者，至少还能保住交付节奏和市场地位。2+2，即两个双Die封装组合在一起，本质上是用两个成熟的CoWoS-L封装替代一个超大规模的CoPoS封装。CoWoS-L在2026年已经实现了98%的良率，产线成熟，供应链稳定，客户认证也已完成。用两个5.5倍光罩的封装替代一个7.5倍光罩的封装，虽然会在系统级引入额外的互联复杂度和性能损耗，但至少保证了2027年能够按计划交付。对于谷歌、Meta、微软、亚马逊这些超大规模数据中心运营商来说，"按时交付"往往比"性能最大化"更重要。数据中心的建设周期提前两年规划，如果GPU不能

按时到货，整个机房的建设都会延期，损失的不是一颗芯片的钱，而是数十亿美元的基础设施投资回报。英伟达放弃四Die方案，不是因为不想做，而是因为不能做。在半导体行业，能够按时按量交付的"次优方案"，永远胜过遥遥无期的"完美方案"。

CHAPTER 02

四Die单封装的放量是跨过三重阈值后的非线性跳变

■ 替代路线快速进步，四Die需经济超越

图1. 台积电CoWoS-L光罩尺寸扩展与良率演进趋势




图2. 先进封装良率损失与直接封装成本对比





图3. 先进封装设备资本支出与良率提升的剪刀差



半导体行业有一个残酷的规律：新技术不是和旧技术比“谁更先进”，而是和旧技术的下一代比“谁更划算”。四Die单封装面临的真正挑战，不是证明它“能做”，而是证明它“值得做”。


2026年，CoWoS-L已经将5.5倍光罩尺寸的封装良率做到98%。台积电的计划是，到2028年将CoWoS-L扩展到14倍光罩尺寸，支持20组HBM；2029年进一步突破14倍光罩，支持24组HBM。在CoPoS真正成熟之前，CoWoS-L本身就在沿着尺寸更大、良率更高、成本更低的路径快速进化。四Die单封装不是在和一个静止的目标竞争，而是在和一个正在加速奔跑的对手竞争。假设CoWoS-L在2028年实现了14倍光罩尺寸，良率保持在95%以上，14倍光罩的面积约12,000平方毫米，可以容纳10颗计算Die和20组HBM。客户可以选择用一颗14倍光罩的CoWoS-L封装来替代一颗7.5倍光罩的四Die封装，前者在供应链成熟度、良率可控性、交付节奏上都有明显优势。

四Die方案要胜出，必须在“综合良率乘单位面积成本乘系统级性能收益”这个乘积上超过替代路线。综合良率不仅要考虑封装本身的良率，还要考虑前道晶圆制造的良率、HBM堆叠的良率、系统组装的良率——任何一个环节掉链子，都会拉低整体乘积。单位面积成本涉及晶圆成本、材料成本、设备折旧、人工成本、测试成本，其中任何一项的失控都会吃掉利润。系统级性能收益则包括带宽、延迟、

功耗、散热——四Die封装虽然理论上可以集成更多计算单元，但如果互连延迟和散热瓶颈抵消了算力增益，那系统级性能收益可能为负。这个乘法公式的残酷之处在于，它要求所有变量同时优化。良率很高但成本太贵，不行；成本很低但性能没优势，也不行；性能有优势但良率不稳定，还是不行。CoWoS-L的迭代正在不断提高这个门槛。2026年98%的良率，2028年14倍光罩的扩展——保守路线本身就在快速进步，留给激进路线的窗口期越来越窄。英伟达最终决定放弃四Die方案，不是因为技术上完全不可行，而是因为经济上的胜算太低。在半导体行业，“能做”和“值得做”之间，往往隔着一比技术鸿沟更宽的护城河——成本鸿沟。

■ 良率损失必须显著低于直接成本

图4. 面板级封装 vs 晶圆级封装面积利用率对比



数据来源：台积电技术报告/行业白皮书

工业化断层：75%实际 vs 88%目标

图5. 玻璃基板/CoPoS vs 硅中介层单位面积成本结构





图6. CoWoS-L不同光罩尺寸下的良率衰减曲线



B200的硬件成本拆解提供了一个非常直观的参照系。多家机构的分析显示，B200的物料成本（BoM）约为6,400美元：HBM3e显存成本约2,900美元，占比45%；先进封装成本约1,100美元，占比17%；封装良率损失约1,000美元，占比16%；逻辑芯片（GPU Die）本身成本约900美元，占比14%；其他辅助部分约480美元，占比8%。

封装成本1,100美元和封装良率损失1,000美元几乎相等。这意味着，在B200的制造过程中，因为封装环节的不良品造成的成本浪费，已经和封装本身的直接制造成本一样高了。封装良率已经不再是一个可以忽略不计的“质量指标”，而是和制造成本同等量级的“经济变量”。逻辑芯片本身的成本（900美元）反而低于封装良率损失（1,000美元）。这听起来很反直觉——GPU的核心价值不就是那颗硅芯片吗？但在先进封装时代，“核心”的价值正在被“包装”的成本所包围。B200使用了CoWoS-L封装，将两颗约800平方毫米的GPU Die和8颗HBM堆栈集成在一个封装体内。如果封装失败，整颗芯片——包括价值2,900美元的HBM和价值900美元的GPU Die——全部报废。这就是为什么封装良率损失如此之高：一颗封装不良品的代价，是整颗芯片所有组件的完全报废，而不仅仅是封装材料本身的损失。

1,000美元的良率损失还是一个"波动区间"的中枢值，实际范围在430美元到1,700美元之间。在量产初期，良率损失可能接近1,700美元的高位；随着工艺成熟，可能逐步下降到430美元的低位。即便如此，430美元也占到了总物料成本的近7%，依然是一笔不可忽视的支出。如果双Die方案的良率损失中枢是1,000美元，那么四Die方案的良率损失至少会是双Die的1.5倍到2倍——更多的Die意味着更多的互连界面、更多的对准步骤、更多的潜在故障点。保守估计，四Die方案的良率损失中枢可能在1,500美元到2,000美元之间，甚至更高。如果封装良率损失超过了封装本身的直接成本（假设四Die封装直接成本为1,500美元到2,000美元），那么四Die方案在经济上就已经失去了合理性。直接封装成本是"做"的成本，良率损失是"做错"的成本。前者是投资，后者是浪费。当浪费的成本接近甚至超过投资的成本时，任何理性的决策者都会选择降低投资来减少浪费——或者干脆换一条浪费更少的技术路线。英伟达选择2+2方案，本质上就是选择了"浪费更少"的路线。两颗双Die封装的良率损失各自独立，即使其中一颗封装失败，另一颗的组件仍然可以回收或重新利用。而四Die方案一旦封装失败，就是全军覆没，没有任何挽回余地。四Die单封装只有在良率损失显著低于直接封装成本时，才具备量产经济性。这个条件在2027年显然无法满足。即使到了2028年，CoPoS的良率能否达到这个阈值，也仍然是一个巨大的问号。

■ 设备景气不等于工艺稳定，需形成闭环标准

图7. 2+2/3+1 vs 四Die单封装的系统级测试成本对比




图8. 复合学习曲线——核心良率与周边系统成本的联动关系





图9. 先进封装平台标准化进程与面板尺寸迭代



先进封装设备市场在2025年到2028年之间预计会经历一轮爆发式增长。从300亿美元增长到450亿美元，再到660亿美元、860亿美元，年复合增长率超过20%。资本疯狂涌入，设备商订单爆满，新产线如雨后春笋般涌现。但资本到位不等于工艺平台稳定，这是一个容易被市场忽视的关键区别。

设备景气度反映的是"需求端"的狂热。AI芯片的需求没有天花板，CoWoS产能持续紧缺，台积电、英特尔、三星都在疯狂扩产，这自然带动了设备采购的浪潮。但设备买进来只是第一步，真正难的是让所有设备在一个产线上协同工作，产出稳定、可重复、可预测的良率和性能。这需要设计规则、制造工艺、测试标准、质量管控形成一个完整的闭环，也就是所谓的"工艺平台"。以CoWoS为例，台积电从第一代CoWoS到第六代CoWoS，花了整整十二年。每一代的迭代都伴随着设计规则的调整、新材料的应用、新设备的磨合、新测试方法的开发。CoWoS-L虽然是对CoWoS-S的改进，但从单片硅中介层切换到局部硅桥加RDL的架构，依然花了数年时间才达到98%的良率。CoPoS的变革幅度比CoWoS-L更大——从圆形晶圆到方形面板，从硅中介层到玻璃核心基板，从晶圆级工艺到面板级工艺——这种变革的深度和广度，意味着工艺平台的成熟需要更长的时间。

设计-制造-测试-系统验证的闭环标准，是工艺平台成熟的核心标志。设计规则需要告诉芯片设计师，什么样的版图可以在面板级封装上实现，什么样的布线密度、间距、热分布是安全的。制造工艺需要把设计规则转化为可重复的工艺参数，确保每一片面板的每一个位置都能得到一致的结果。测试方法需要能够快速、准确地检测出封装中的缺陷，无论是微裂纹、铜填充空洞、对准偏差还是翘曲超标。系统验证则需要把封装好的芯片放到真实的系统环境中，测试其在高温、高负载、长时间运行条件下的可靠性。只有当这四个环节都建立了稳定的标准，并且能够彼此衔接、形成闭环，工艺平台才算真正成熟。

在闭环标准建立之前，很容易出现"局部设备景气、整体交付受阻"的剪刀差。设备商卖了设备，材料商卖了很多材料，但封装厂用这些设备和材料生产出来的产品，良率不稳定、性能不一致、可靠性不达标。客户下单了，但交货周期一拖再拖；交货了，但良率比预期低20个百分点；良率达标了，但可靠性测试又出问题。这种"剪刀差"在半导体行业并不罕见。每当新技术节点导入时，都会有一段时间的"磨合期"，设备、材料、工艺、测试都在互相适应，直到最终达到一个稳态。四Die单封装对工艺平台的要求是最高的。它涉及的面积最大、组件最多、互连最复杂、对准精度最苛刻。如果工艺平台本身还没有成熟，就贸然上马四Die方案，那无异于在还没有学会走路的时候就去跑马拉松。英伟达选择了2+2方案——不是因为它不想跑马拉松，而是因为它知道，在2027年这个节点，连跑道都还没有铺好。

CHAPTER 03

玻璃基板/PLP的工业化窗口不在2027年

■ CoPoS量产锁定2028-2029，与Rubin Ultra错位

玻璃基板和面板级封装（PLP）是半导体行业的"未来之星"，但未来不等于现在。CoPoS的工业化窗口在2028年到2029年，Rubin Ultra的交付窗口在2027年。两者相差一到两年，在半导体行业，这意味着它们属于不同的产品世代。

The Elec在2026年的报道中给出了一个清晰的时间轴：台积电基于310毫米乘310毫米面板的CoPoS，将在2027年进入试产，2028年下半年实现量产。郭明錤的供应链调研进一步确认，CoPoS的规模化量产目标是2028年下半年。Jefferies虽然将CoPoS的高量产时程从2029年提前到了2028年，但即便是这个"乐观"的预测，也明确把CoPoS的量产匹配给了Feynman而非Rubin Ultra。东吴证券的调研显示，台积电的CoPoS研发线2026年第三季度设备进机，2027年第三季度Pilot Line下单

，2028年第二季度设备进嘉义P7厂区，2029年中后确定量产机台，2030年第一季度量产设备进机，首批产品最快2030年第四季度产出。光大证券的纪要也提到，CoPoS方案预计2028-2029年进入CoWoS路线主导阶段。申万宏源的产品路线图显示，Rubin Ultra（2027年下半年）的封装方式标注为"CoWoS-L or CoPoS"，到了Feynman（2028年下半年），四Die设计才明确和CoPoS绑定。从2025年公布技术路线到2028年真正实现量产，中间需要整整三年的设备验证、材料验证、工艺磨合和客户认证。

这个时间错位不是偶然，而是由技术导入的客观规律决定的。CoPoS的核心创新是三项：从圆形晶圆到方形面板，从硅中介层到玻璃核心基板，从晶圆级工艺到面板级工艺。每一项创新都需要独立的验证和磨合周期。设备验证需要确认新设备在面板级工艺上的精度和稳定性；材料验证需要确认玻璃基板、ABF增层材料、铜电镀液等新材料在量产环境下的表现；工艺验证需要确认面板切割、临时键合、玻璃通孔形成、重布线层制作、解键合等每一个环节的可重复性；客户认证需要确认最终产品在实际应用中的性能和可靠性。这四个环节缺一不可，而且通常需要串行完成——前面的环节不达标，后面的环节就无法启动。

台积电在2026年2月启动CoPoS中试生产线的设备交付，这意味着设备验证阶段才刚刚开始。设备交付后，需要安装、调试、跑片、优化——这个过程通常需要6到12个月。然后进入材料验证和工艺验证，又需要6到12个月。如果一切顺利，2027年可以开始小批量试产，但试产和量产之间还有一个巨大的鸿沟。试产只需要证明自己"能做"，量产则需要证明自己"能稳定地做、大量地做、低成本地做"。从试产到量产，通常又需要12到18个月的爬坡期。把这些时间加起来，从2026年2月设备交付到2028年下半年量产，已经是相当紧凑的进度了。Rubin Ultra的量产窗口在2027年，这意味着它无法等到CoPoS成熟。它必须选择在当时已经可用的技术，也就是CoWoS-L的2+2方案。这不是对玻璃基板或PLP技术的否定，而是对时间窗口的尊重。在半导体行业，产品定义和工艺导入之间必须保持时间上的同步。如果产品等不到工艺成熟，那就只能降级使用现有工艺。这是一种常见的工程决策，而不是技术路线的失败。

■ 大面积均匀性仍是玻璃基板量产的核心瓶颈

玻璃基板在理论上具备很多优于硅中介层的特性：电学性能更好（低介电损耗、高绝缘性）、热稳定性更高、翘曲更低、可以实现更大的封装面积。但理论优势和工程现实之间，往往隔着一道巨大的鸿沟。这道鸿沟的核心，就是大面积均匀性。

玻璃基板的后段加工流程极其复杂。首先需要将玻璃原片减薄到目标厚度——通常在100微米到500微米之间，对于310毫米乘310毫米的大面板来说，要保证整片玻璃的厚度均匀性在极小的容差范围内，本身就是一个巨大的挑战。然后通过激光诱导或蚀刻形成玻璃通孔（TGV）。TGV的直径通常在10微米到50微米之间，深宽比可能超过10:1。要在这么大片玻璃上打出成千上万个这样细小的孔，并且保证每个孔的直径、深度、侧壁光滑度都一致，难度超乎想象。

激光钻孔工艺存在几个关键问题。第一是激光能量不稳定，会导致孔径一致性差。不同位置的孔，可能因为激光能量的微小波动而出现直径偏差。第二是钻孔过程中会产生细微的玻璃裂纹。虽然这些裂纹在肉眼甚至普通显微镜下都不可见，但在后续的铜电镀和热循环过程中，它们可能成为应力集中点，最终导致互连失效。第三是蚀刻液体难以渗入直径只有10微米的孔内部。如果蚀刻不均匀，孔的底部和侧壁就会残留玻璃碎屑或蚀刻副产物，影响后续的铜填充质量和导通性能。Intel的LIDE（激光诱导深蚀刻）技术在一定程度上解决了裂纹问题，但LIDE本身的设备成本和工艺复杂度也很高，大规模量产的可行性仍在验证中。

铜电镀是另一个核心挑战。TGV的深宽比通常超过10:1，要在这么深而细的孔内均匀地填充铜，防止出现空洞、缝隙或“狗骨效应”（孔口先封闭而内部未填满），需要极其精确的电镀液配方、电流密度控制和添加剂平衡。学术研究和产业文章都指出，大面积均匀性仍是TGV铜电镀的良率瓶颈。当面板尺寸达到310毫米乘310毫米甚至更大时，电镀液在面板不同区域的流动性、离子浓度、温度分布都会出现差异，这些差异会直接影响铜填充的质量。如果某些区域的填充质量好，另一些区域的填充质量差，那么整片面板的良率就会由最差区域决定——这是面板级工艺的一个特有难题，叫做“面板效应”。

临时键合是第三个关键瓶颈。在面板级工艺中，玻璃基板需要在加工过程中被临时键合到一个载体上，以便搬运和支撑。键合材料的厚度均匀性必须控制在极小的范围内——通常要求正负5微米甚至更严。如果键合材料厚度不均，那么在后续的磨薄、对准、互连工艺中，厚度差异就会传导到整个工艺链，最终影响封装良率。临时键合材料本身的热膨胀系数、化学稳定性、解键合易度，都是需要精心优化的参数。在晶圆级工艺中，这些问题相对容易控制，因为晶圆尺寸小、应力分布均匀。但在面板级工艺中，310毫米乘310毫米的面积带来了数量级的复杂度提升。所有这些问题，最终都指向同一个结论：玻璃基板的大面积均匀性，是制约其量产良率的核心瓶颈。在实验室里，研究人员可以在小样品上实现完美的结果。但在量产环境下，面对数以千计的面板、数以百万计的通孔，任何微小的工艺波动都会被放大到足以影响良率的水平。学术界和产业界的共识如此一致：大面积均匀性仍是yield瓶颈。只有解决这个问题，玻璃基板才能真正从“实验室技术”变成“工厂技术”。

■ 四Die单封装的不可行性是双重约束而非方向错误

理解四Die单封装的命运，需要一个辩证的视角。它的不可行性不是因为它在方向上是错的，而是因为它在时机上不对。这是一种“双重约束”——工艺未成熟，时间不匹配——而不是方向性的错误。

从方向上看，四Die单封装代表的是半导体行业长期追求的目标：更高的集成度、更大的算力密度、更少的系统级互联开销。在AI算力需求持续爆炸的背景下，把更多的计算单元塞进一颗封装体里，是符合产业逻辑的终极方向。英伟达在规划Rubin Ultra时选择四Die方案，正是基于这个长期趋势的正确判断。如果CoPoS在2025年就已经成熟，那么四Die单封装很可能成为Rubin Ultra的标配，而不是一个被放弃的方案。但方向正确不等于现实可行。半导体行业的历史充满了“方向正确但时机不对”的案例。三维堆叠存储（3D NAND）在2000年代初期就被提出，但直到2010年代才真正实现大规模量产，因为早期的工艺无法在垂直方向上可靠地堆叠几十层存储单元。极紫外光刻（EUV）在1990年代就被概念化，但直到2019年才真正进入7纳米节点的量产，因为光源功率、掩模缺陷、光刻胶灵敏度等问题花了二十多年才解决。四Die单封装面临的困境与这些案例类似：它代表的方向是对的，但支撑它实现的工艺平台还没有准备好。

“工艺未成熟”是双重约束的第一重。CoPoS的量产需要等到2028年或更晚，玻璃基板的大面积均匀性问题尚未解决，TGV铜电镀、临时键合、对准精度等关键工艺仍处于验证阶段。即使英伟达和台积电有再大的决心，也无法让时间加速。工艺成熟是一个需要大量试错、积累、迭代的过程，不是资本投入可以瞬间解决的。“时间不匹配”是双重约束的第二重。Rubin Ultra的产品定义周期和CoPoS的工艺导入周期之间存在一到两年的错位。产品定义通常需要提前两到三年锁定技术规格，以便给客户足够的规划时间。当英伟达在2024年或2025年初定义Rubin Ultra的规格时，CoPoS的量产前景还存在很大的不确定性。如果英伟达在当时就押注四Die方案，而CoPoS最终延迟到2029年甚至更晚，那么Rubin Ultra的整个产品世代就会陷入交付危机。相比之下，2+2方案虽然性能上限低于四Die方案，但交付风险几乎为零。在“可能更好但可能迟到”和“足够好而且一定准时”之间，英伟达选择了后者——这是一个理性的商业决策，而不是技术路线的背叛。四Die单封装在Rubin Ultra时代的缺席，不代表它在未来的缺席。当CoPoS在2028年或2029年成熟，当Feynman这一代产品进入市场，四Die单封装很可能会重新成为主流方案。那时候，工艺成熟了，时间匹配了，双重约束解除，方向正确的技术就会自然落地。半导体行业是一个长跑，有时候暂时的退后，是为了在正确的时机迈出更大的一步。

CHAPTER 04

CoPoS改写的是整条成本传导链

■ 降本来自可切割面积利用率和边际成本下降

很多人在听到“玻璃基板降低成本”时，第一反应是“玻璃比硅便宜”。这个直觉是对的，但只抓住了成本故事的很小一部分。真正的大头，来自面积利用率的提升和边际成本的下降。

晶圆是圆的，芯片是方的。当方形的芯片被排布在圆形的晶圆上时，晶圆边缘会留下大量无法利用的弧形区域。这就是晶圆级封装（WLP）的面积利用率通常只有50%左右的原因。面板级封装（PLP）使用方形面板，芯片也是方形的，方形排方形，边缘浪费大幅减少。根据产业数据，WLP的面积利用率约为50%，而PLP的面积利用率可以达到88%甚至更高。对于310毫米乘310毫米的面板，这意味着可以排布更多的封装体，从而显著降低每颗芯片分摊的载体成本。但面积利用率提升只是故事的前半段。后半段是“版图扩展空间”和“大尺寸封装的边际成本下降”。在晶圆级工艺中，封装尺寸每增大一倍，每片晶圆产出的封装体数量就会减少一半以上（因为边缘损耗的占比随尺寸增大而增加）。这意味着大尺寸封装的单位面积成本不是恒定的，而是随尺寸增大而加速上升。在面板级工艺中，由于面板本身足够大，封装尺寸增大对边缘损耗的影响相对较小，单位面积的成本曲线更加平缓。PLP在尺寸增大时具有更好的“规模经济”——越大越划算。

以具体数字来说明。假设一颗封装体的中介层面积是4,000平方毫米。在300毫米晶圆上，由于边缘损耗，实际可用的面积大约是晶圆总面积的50%到60%，也就是35,000到42,000平方毫米。4,000平方毫米的中介层意味着每片晶圆只能产出8到10颗封装体。在310毫米乘310毫米的面板上，可用面积大约是96,000平方毫米，4,000平方毫米的中介层意味着每片面板可以产出24颗封装体——是晶圆的两到三倍。面积利用率从50%提升到88%，直接效果就是每颗封装体的载体成本下降了接近一半。降本不来自材料单价。半导体级玻璃原片虽然比普通显示玻璃贵，但和硅中介层相比，价格优势并不悬殊。真正的降本来自上述三个方面：可切割面积利用率的提升（方形排方形 vs 方形排圆形）、版图扩展空间的释放（面板足够大，可以容纳更多不同尺寸的封装设计）、大尺寸封装的边际成本下降（尺寸增大时单位面积成本上升更慢）。这些因素叠加起来，才能在系统级实现20%到30%甚至更高的成本优势。但这个成本优势的实现有一个前提：工艺必须足够成熟，良率必须足够稳定。如果因为翘曲、对准偏差、铜填充空洞等问题导致良率大

幅下降，那么面积利用率提升带来的成本节约就会被良率损失所抵消。这就是为什么CoPoS的量产时间表如此重要——只有到了量产阶段，上述成本优势才能真正兑现。

■ CAPEX主导项从硅面积扩张迁移到新工艺环节

CoPoS和玻璃基板的导入，不仅仅是换了一种材料，而是把整个资本支出的结构重新洗牌了。在CoWoS时代，CAPEX的主导项是“硅中介层面积扩张”——更大的硅中介层意味着需要更先进的晶圆制造设备、大量的硅材料、更复杂的测试流程。但在CoPoS时代，CAPEX的主导项迁移到了一系列全新的工艺环节：玻璃通孔形成、铜电镀、面板级RDL、翘曲控制、检测量测。

玻璃通孔（TGV）形成是首当其冲的新CAPEX项。TGV的形成需要激光钻孔设备或激光诱导深蚀刻设备，这些设备的单价通常在数百万美元到上千万美元之间。而且，由于面板尺寸大、通孔数量多，TGV形成设备的吞吐量（每小时处理的面板数量）直接决定了产线的产能上限。为了达到量产所需的吞吐量，可能需要采购多台设备并联工作，这进一步推高了CAPEX。铜电镀是第二个CAPEX大户。面板级电镀需要特殊的电镀槽、阳极、挂具和控制系统，以适应大尺寸面板的处理。更重要的是，TGV的深宽比高、数量多，对电镀液的均匀性、电流分布的精确性、添加剂配方的稳定性都提出了极高的要求。这意味着电镀设备不仅需要采购，还需要大量的工艺开发投入——而工艺开发投入在财务报表中通常也被计入CAPEX或研发费用。面板级RDL（重布线层）是第三个新增CAPEX项。RDL在面板级工艺中的挑战比在晶圆级工艺中更大，因为面板的尺寸更大、翘曲更难控制、对准精度要求更高。面板级RDL需要特殊的光刻设备、显影设备、蚀刻设备和电镀设备，这些设备的投资额可能不亚于TGV形成设备。而且，RDL通常需要多层堆叠——3层、4层甚至更多——每增加一层，设备投资和工艺复杂度都会线性增长。

翘曲控制是贯穿整个工艺链的隐性CAPEX项。从临时键合到磨薄，从TGV形成到铜电镀，从RDL制作到解键合，每一个步骤都可能引入或放大翘曲。翘曲控制需要特殊的设备（如真空吸盘、压力板、温控系统）、材料（如低CTE键合胶、应力缓冲层）和工艺参数（如升温速率、降温速率、压力分布）。这些投入分散在各个工艺环节，单独看可能不起眼，但加总起来就是一笔巨大的隐性成本。检测量测是最后一个但同样重要的CAPEX项。面板级封装的检测比晶圆级封装复杂得多，因为面板上可能有数百颗封装体，每颗封装体又有数十个TGV、数百个微凸点、数千条互连线。要实现100%的检测覆盖，需要高速、高分辨率的自动光学检测（AOI）设备、X射线检测设备、电学测试设备。这些设备的采购和维护成本都不低，而且随着工艺节点的进步，检测标准越来越严格，需要不断更新换代。所有这些新增CAPEX项加在一起，意味着CoPoS产线的投资强度可能比CoWoS产线更高

。虽然单位面积的材料成本下降了，但设备投资和工艺开发投入上升了。如果翘曲和chip shift（芯片偏移）没有得到有效控制，返工和报废成本会进一步侵蚀利润空间，最终抵消面积优势。台积电在CoPoS的导入上如此谨慎——这不是一个“买了设备就能跑”的项目，而是一个需要持续投入、持续优化、持续试错的长周期工程。

■ 四Die与快速进步的保守路线竞争

很多人以为四Die方案是在和CoWoS-S这种“旧技术”竞争，但其实它的真正对手是CoWoS-L——一条正在快速扩展尺寸、改善良率、降低成本的保守路线。

CoWoS-L的技术路线非常聪明。它放弃了整块硅中介层（CoWoS-S的做法），改用局部硅桥（LSI）加RDL（重布线层）的组合架构。硅桥只在需要高密度互连的地方使用——比如GPU Die和HBM之间的高速通道——而其他地方用成本更低、面积更大的RDL来替代。这样既保留了硅互连的高性能优势，又避免了整块硅中介层带来的良率问题。RDL的有机材料热膨胀系数与基板更接近，应力缓冲效果更好，翘曲控制更容易。这就是为什么CoWoS-L能够在5.5倍光罩尺寸上实现98%的良率——它用架构创新化解了材料物理的限制。更关键的是，CoWoS-L的路线图还在快速延伸。2026年量产5.5倍光罩，2027年认证9.5倍光罩，2028年扩展到14倍光罩，2029年突破14倍光罩支持24组HBM。这意味着，在四Die方案可能落地的2028年或2029年，CoWoS-L已经能够支持14倍光罩甚至更大的封装尺寸。14倍光罩的面积是约12,000平方毫米，可以容纳10颗计算Die和20组HBM。如果CoWoS-L能做到这个水平，那么四Die方案在单片集成度上的优势就会被大幅削弱。因为客户完全可以选择用一颗14倍光罩的CoWoS-L封装来替代一颗7.5倍光罩的四Die封装，前者在供应链成熟度、良率可控性、交付节奏上都有明显优势。

四Die单封装不是在与旧技术竞赛，而是在与一条正在扩展尺寸、改善良率、降低成本的保守路线竞争。保守路线的可怕之处不在于它有多先进，而在于它有多快。当一条技术路线已经建立了成熟的供应链、稳定的人才队伍、完善的质量体系和广泛的客户信任时，它的迭代速度往往会超过外界的直觉。台积电用十二年时间把CoWoS从1.5倍光罩迭代到5.5倍光罩，但从5.5倍到14倍，可能只需要三到四年。这种加速迭代的能力，来自于经验积累和规模效应的正反馈循环。四Die方案要胜出，不仅要在技术上证明自己可行，还要在经济上证明自己比CoWoS-L的下一代更划算。这意味着它需要在2028年或2029年，面对14倍光罩、98%良率、成熟供应链的CoWoS-L，仍然保持综合竞争力。这个门槛非常高，而且还在不断上升。英伟达选择了2+2方案——不是因为四Die方案不好，而是因为CoWoS-L进步得太快，快到了让激进方案失去窗口期的程度。在半导体行业，保守路线的胜利并不罕见。摩尔定律之所以能够延续半个多世纪，靠的不是一次次激进的技术革

命，而是保守路线的持续改进和渐进式优化。当保守路线本身就在快速进步时，激进路线的生存空间就会被压缩。四Die单封装的故事，再次印证了这一点。它可能会在未来某个时刻成为主流——当CoPoS成熟、当工艺瓶颈突破、当成本结构优化——但在那之前，它只能做一个安静的旁观者，看着保守路线在自己的赛道上越跑越快。

CHAPTER 05

2+2不改芯片与内存总需求，单包缩水由系统级补偿

■ 单包性能放缓，意味着同等算力需要更多封装

UBS的分析师指出，当NVIDIA把Rubin Ultra从四颗Die塞进一个超大封装的野心，改成两块基板各装两个Die的"2+2"布局后，台积电的3纳米晶圆和SK海力士的HBM堆叠，并没有因此少卖多少。单package的集成度被人为压低——从四颗GPU Die挤在一个CoWoS-L封装里，变成两颗Die为一个封装单元、两个单元再拼到一块基板上——单个封装的算力天花板确实被削平了。但云侧客户的算力采购目标并不会跟着封装设计师的妥协而妥协。一座千卡集群的房东不会因为每颗芯片的封装变小了，就降低自己的出租面积。结果就是，要达到同样的系统级输出，需要的封装数量反而更多了。每一颗2-Die封装的算力比四Die方案低，那就用更多的封装、更多的基板、更多的机柜来补。这就像一个本来打算用两台大型服务器就能解决问题的数据中心，被告知大服务器造不出来，只能换成四台中型机，总机架数反而上去了。

在Rubin Ultra最初的四Die方案中，单颗封装就能撑起100 PFLOPS的FP4算力，配套16组HBM4E堆栈，总容量1TB。这是一个典型的"单包暴力美学"设计：把所有火力集中在一个封装内部，让单个计算节点的密度达到极致。但2+2方案把同样的四颗Die拆到了两个封装里，每个封装只有两颗Die和8组HBM。从机柜级别来看，原本一个Kyber刀片装四颗Die就够了，现在需要两个这样的刀片才能在物理层面凑齐同等的计算单元。这就引出了一个关键概念：系统级数量补偿。封装降级不等于需求减少，它只是把原本压在封装内部的集成压力，释放到了系统级装配的维度。对台积电的N3P晶圆需求而言，四颗Die还是四颗Die，不会因为分成了两个封装而变成两颗。对HBM的采购量而言，16组HBM4E堆栈仍然是16组，只是不再挤在同一个硅中介层上，而是平摊到了两个封装单元里。芯片和内存的总量，在这个意义上是守恒的。

■ 机柜从576 Die退到288 Die，总数量不降反升

瑞银在另一份报告中给出了一个更具体的量化图景：如果按四Die单封装设计，一个标准机柜可以堆叠576颗GPU Die——也就是144个四Die封装。但在2+2方案下，每个封装只装两颗Die，同样的机柜物理空间内只能容纳288个Die——这意味着机柜级别的单柜算力密度直接腰斩。然而，云服务商和超算中心的采购逻辑从来不是按"机柜"来买的，而是按"总算力"和"总内存带宽"来签合同的。当单柜的算力密度下降，买方会本能地要求更多的机柜来凑齐原先的合同目标。于是，576 Die的机柜方案被288 Die的机柜方案替代，但机柜总数从原本的一座机房，可能膨胀到两座。这是一个典型的"面积换体积"的博弈：单包变小了，但系统的总面积反而扩大了。

更微妙的是，板级连接的复杂度也跟着上升了。在四Die单封装中，四颗GPU Die和16组HBM之间的通信基本都在封装内部通过硅中介层完成，高速信号走线被压缩在一个极其紧凑的二维平面内。但在2+2方案中，两个封装单元之间的数据交换必须通过基板层面的走线甚至跨板连接器来实现，这带来了额外的信号完整性挑战。为了维持同样的NVLink带宽和内存一致性，基板的设计复杂度、层数、材料等级都要相应升级。封装省下来的物理空间，在系统级被更多的连接器、更多的PCB层数、更多的散热模块所填充。从产业经济学的角度看，这相当于把成本从"封装内部"转移到了"封装外部"——封装本身的价值量可能略有下降，但基板、连接器、机柜、冷却系统的价值量同步上升。最终，产业链上各个环节的总收入池并没有因为封装降级而收缩，反而因为系统级装配的复杂化而重新分配了蛋糕。

■ 封装降级不等于需求减少，这是反直觉的产业逻辑

一个常见的直觉陷阱是：如果封装变小了，技术降级了，那总需求应该跟着减少。这个逻辑在日常生活中基本成立——如果一辆车的发动机排量从4.0升降到2.0升，通常意味着更少的钢材、更少的燃油、更少的制造成本。但在半导体产业，特别是AI算力基础设施这个特殊领域，这个直觉是失效的。原因很简单：AI算力的需求是系统级的，而封装只是这个系统的一个局部模块。当局部模块的效率下降，系统会通过增加模块数量来维持整体输出。这就好比一个发电厂，如果单台发电机组的功率从100万千瓦降到50万千瓦，而城市的总用电需求没有变，那电厂需要采购的发电机组数量就会翻倍，而不是减半。

在Rubin Ultra的案例中，2+2方案的核心逻辑可以概括为：单封装集成度下降→系统级数量补偿→N3/HBM总量不降。这是一个与直觉"封装降级=需求减少"形成鲜明对照的产业逻辑。对台积电而言，N3P晶圆的出货面积并不会因为封装从四Die变成两Die而减少，因为Die的总数没有变。对SK海力士和美光而言，HBM4E的

堆栈数量也不会减少，因为系统的总内存容量和带宽目标没有变。唯一的区别是，这些Die和HBM不再被塞进一个超大规模的硅中介层上，而是被分散到更多、更小的封装单元中，再通过系统级装配重新拼合。这种"化整为零"的策略，在需求侧几乎没有影响，但在供给侧却意义重大——它让台积电的先进封装产线得以从良率悬崖的边缘退后一步，用更成熟的工艺节点来承载同样的需求总量。这是一个典型的"需求刚性，供给柔化"的博弈：需求端不买封装缩水的账，供给端则用系统级重构来消化封装良率的物理约束。

CHAPTER 06

2+2的核心优势是将系统级损耗锁进可控范围

■ 超大封装任一缺陷毁掉整包，面积是良率悬崖

先进封装的良率问题，从来不是一个线性的数学问题，而是一个"一损俱损"的灾难性问题。在四Die单封装的方案中，一颗Rubin Ultra的封装面积将达到7.5到8倍掩模版尺寸——大约是7,470平方毫米，接近一个指甲盖的大小。在这个面积内，要集成四颗N3P工艺的GPU Die、16组HBM4E堆栈、以及硅中介层上的数百万条铜互连线和TSV通孔。任何一个局部缺陷——一颗Die上的微小晶体管缺陷、一组HBM堆栈的层间短路、中介层上的一根互连开路——都会导致整个封装报废。这不是概率论上的简单叠加，而是"串联系统"的致命特征：整个封装的良率等于各个局部良率的乘积。如果单颗GPU Die的良率是90%，一颗HBM堆栈的良率是95%，硅中介层的良率是85%，那么四颗Die加16组HBM的串联良率，会迅速崩塌到一个不堪入目的数字。

更具体地说，假设单颗GPU Die的良率为90%，四颗Die同时完好的概率就是0.9的四次方，约65.6%。假设一组HBM4E堆栈的良率为95%，16组同时完好的概率就是0.95的16次方，约44.3%。如果再乘上硅中介层的良率85%，整个四Die单封装的理论良率就只有65.6%乘以44.3%乘以85%，约24.7%。这意味着每生产四颗封装，就有三颗要报废。而在7.5-8倍掩模版尺寸的超大中介层上，良率问题比上述假设更残酷。台积电的CoWoS-S方案之所以在大尺寸下步履维艰，正是因为硅中介层作为一个单片晶圆，其缺陷密度随着面积呈指数级恶化。当面积从3倍掩模版尺寸（Blackwell）跃升到7.5-8倍（Rubin Ultra四Die方案），缺陷导致的报废率不是一个温和的斜坡，而是一个垂直的悬崖。2+2方案的存在意义，正是把系统从良率悬崖的边缘拉回来。通过将四颗Die拆分到两个封装单元中，每个封装只承担两颗Die和8组HBM，单封装的面积回到了3-4倍掩模版尺寸这个相对可控的区间。

每个封装单元的良率虽然仍然不完美，但比起超大单封装的"一损俱损"，它至少把风险隔离在了更小的物理范围内。

■ LSI良率约九成，大硅中介层仅六成

台积电的CoWoS-L技术，本质是为了解决大尺寸硅中介层的良率噩梦而诞生的。在传统的CoWoS-S方案中，硅中介层是一个完整的单片晶圆，尺寸越大，良率越低。而在CoWoS-L中，硅中介层被拆分为多个本地硅互连（LSI）芯片，通过RDL（再分布层）重新组合成一个"重组中介层"（RI）。这是一个精妙的设计：LSI芯片保留了CoWoS-S中亚微米级铜互连、硅通孔（TSV）和嵌入式深沟电容器（eDTC）的高性能特征，同时通过将硅中介层"碎片化"来规避大尺寸单片晶圆的良率陷阱。根据产业界的数据，CoWoS-L中的LSI芯片良率约为90%，而单片大硅中介层的良率仅约为60%。这个差距不是小数点级别的差异，而是生死存亡级别的差异。

再来看B200的封装成本结构。一个B200的CoWoS-L封装，其直接封装成本约为1,000-1,100美元。但在这个数字之外，还有一个隐性成本：良率损失。由于四Die方案下良率可能只有60%甚至更低，每生产一个合格的封装，背后可能要报废或返工一个以上的废品。这意味着实际的"有效封装成本"远高于1,100美元。如果良率损失折算为1,000美元，那么封装成本与良率损失几乎达到了1:1的惊人比例。2+2方案的价值，正是在这个等式中显现的。通过将封装面积缩小，LSI的良率优势得以发挥，更短的测试时间和更低的返工率进一步对冲了封装尺寸缩小带来的价值量下修。测试是一个被低估的成本项。在Hopper时代，一颗GPU的测试成本约为53美元；到了Blackwell的多Die架构，由于Die之间的互连测试、Burn-in老化测试的复杂化，测试成本飙升至95美元。如果测试四Die封装需要更长的Burn-in时间和更复杂的探针卡，那么2+2方案下每个封装只需要测试两颗Die，测试时间可以缩短，测试成本可以下降。这种"封装尺寸缩小→测试简化→良率损失减少"的连锁反应，是2+2方案在经济学上成立的关键。

■ 2+2把风险拆成多个可追踪工程节点

除了直接的经济账，2+2方案还有一个容易被低估但至关重要的优势：它把原本集中在超大单封装上的系统性风险，转化为多个可分段验证、可独立调试的工程节点。

在四Die单封装架构中，任何一个环节的失败都会导致整颗芯片报废。中介层有缺陷？报废。四颗GPU die中有一颗KGD（已知良品）在贴片过程中受损？报废。16组HBM中有任何一组的TSV（硅通孔）连接不良？报废。HBM和GPU die之间的热

膨胀不匹配导致长期可靠性问题？整批产品都可能面临召回风险。这种"一荣俱荣、一损俱损"的架构，在工程上被称为"单点故障"（Single Point of Failure），是系统设计中极力避免的结构。2+2方案通过MCM（多芯片模块）架构，把同样的算力和内存配置拆成两个独立的封装单元。每个单元内部仍然是双Die+8组HBM的CoWoS-L结构，但两个单元之间通过NVLink或类似的芯片间互联协议进行高速通信。

第一，测试可以模块化。每个双Die封装单元可以独立进行功能测试、老化测试和可靠性验证，问题定位的粒度从"整颗GPU"缩小到"半个GPU"。当某个单元出现良率异常时，工程师可以迅速锁定是该单元内的哪一颗die或哪一组HBM出了问题，而不需要在一颗四Die的庞大封装体中大海捞针。第二，散热和机械设计可以标准化。B200时代的双Die封装已经积累了丰富的散热、应力管理和机械设计经验，2+2方案可以直接复用这些成熟方案，而不需要为四Die单封装重新开发一整套全新的热管理架构。根据中泰证券的散热路线图，Rubin的液冷方案在2026年量产期已经实现了100%液冷覆盖和第三代无缆化模块化设计，而Rubin Ultra（2027年下半年）的散热深化方向包括微通道盖板（MCL）和封装级两相直触式冷却。这些技术积累都是基于双Die封装的工程经验，向2+2迁移的路径比直接向四Die跳跃要平滑得多。第三，供应链和产能调配更灵活。两个独立封装单元可以分别在不同的产线、甚至不同的代工厂生产，然后再在系统级组装。这种"解耦"带来了巨大的供应链弹性——如果某条产线的良率暂时不达标，系统厂商可以从其他产线调配合格单元，而不像四Die单封装那样"全有或全无"。第四，系统验证可以并行推进。在服务器机架层面，NVL576等系统架构的设计可以基于成熟的双Die模块进行，而不需要等待四Die封装的可靠性验证完成。这意味着2+2方案不仅在封装层面降低了风险，在整个系统交付链路中都缩短了关键路径。2+2方案的核心价值不在于它让单颗封装变得更好了，而在于它让整个系统的交付确定性显著提升了。在芯片行业，"确定性"本身就有巨大的经济价值——它意味着更准确的交付承诺、更可控的库存风险、更可预测的现金流。

■ 成本从封装内集中转向系统外摊薄，本质是买可靠性溢价

最终，2+2方案的经济学本质可以归结为一句话：它不是通过降低单次封装成本来实现降本，而是通过将系统级损耗（大基板、超长测试、整包报废、交付延迟）锁在一个可控范围内，来避免良率悬崖带来的灾难性成本。在四Die单封装中，成本结构是极度集中的：一颗封装的价值量极高（因为里面塞了四颗N3P Die和16组HBM），但良率极低，导致单位有效算力的成本极高。这是一种"高价值、高风险"的集中式成本结构。而2+2方案把成本结构从"封装内集中"转向了"系统外摊薄"：每个封装的价值量降低了，但良率提升了，报废损失减少了；同时，系统级的

基板、连接器、机柜数量增加了，但这些增量是线性可控的，而不是良率悬崖式的指数级恶化。

这可以类比为建筑工程中的"风险分散"策略。假设你要盖一座一百层的大楼，有两种施工方案：方案A是把一百层作为一个整体浇筑，一次成型，但万一混凝土在某个楼层出现裂缝，整栋楼都要推倒重来；方案B是把一百层拆成两个五十层的单元，分别浇筑后再拼接，虽然拼接处的结构设计和施工成本更高，但每个单元的风险是隔离的。2+2方案本质上就是方案B：它承认当前的工程能力无法一次性可靠地建造一百层，于是退而求其次，建造两个五十层，再通过系统级设计把两个单元拼成一座功能等效的大楼。这种策略在单次"楼层"的造价上并不更便宜——甚至可能更贵，因为需要两套施工设备、两套模板、两套质检流程——但在整栋楼的"交付成功率"上，它远超方案A。对产业链而言，这意味着一种从"封装级降本"到"系统级可靠性溢价"的范式转移。客户买的不再只是封装本身，而是一个可预测、可量产的系统交付能力。在这个意义上，2+2方案的价值不是封装变便宜了，而是"系统能造出来了"。

CHAPTER 07

2+2不是拖延，是复合学习曲线下的过渡最优解

■ 封装良率损失与直接成本等量级，周边系统成本不容忽视

要理解2+2方案为什么不是"拖延"，而是"过渡最优解"，首先需要打破一个常见的认知误区：认为先进封装的成本主要来自于封装本身。在B200的案例中，封装良率损失（约1,000美元）与先进封装的直接成本（约1,100美元）几乎是等量级。这意味着，当你生产一颗B200时，封装材料的直接成本和因为良率不完美而浪费的Die、基板、HBM等隐性成本，几乎一样多。如果再往周边系统看，测试成本从Hopper的53美元飙升到Blackwell的95美元，翻了近一倍。这背后是测试流程的复杂化：多Die架构意味着Die-to-Die互连的测试、多组HBM的时序校准、更长的Burn-in老化时间、更复杂的探针卡设计。这些成本不是封装材料本身，但它们是封装复杂度上升后必然会牵连出来的"周边成本"。

在产业实践中，一个先进封装产品的总拥有成本（TCO）可以分解为：硅片成本（Die本身）、封装材料成本（中介层、基板、HBM、底部填充料等）、封装工艺成本（光刻、电镀、键合、回流等）、测试成本（CP测试、FT测试、Burn-in、系统级测试）、良率损失成本（报废品折算）、以及返工和诊断成本。在CoWoS-L的2-Die方案中，封装材料成本和工艺成本是相对固定的，但良率损失、测试成本

和返工成本是弹性极大的变量。当封装尺寸从3倍掩模版放大到7.5-8倍，后面三项成本不是线性增长，而是呈指数级恶化。2+2方案的经济意义远超简单的"封装降级"：它通过把封装尺寸拉回一个成熟区间，将良率损失、测试复杂度和返工率重新压缩到可控范围。这不仅仅是"省了一点封装钱"，而是把系统级TCO的飞轮转回到一个正向循环的轨道。

■ 复合学习曲线逻辑：核心良率提升触发周边系统简化

2+2方案的真正价值，在于它为产业提供了一个"复合学习曲线"的缓冲空间。这个概念需要从半导体产业的演进规律来理解。在半导体制造中，每一代新工艺都会经历一个典型的学习曲线：初期良率极低，随着工艺稳定、缺陷模式被识别、设备参数被校准，良率逐渐爬坡，成本逐渐下降。但在先进封装这个领域，学习曲线不是单一的，而是复合的——它由多条子曲线叠加而成：核心封装工艺的学习曲线（如CoWoS-L的LSI键合、RDL布线）、测试流程的学习曲线（如探针卡设计、测试程序优化）、基板材料的学习曲线（如ABF基板的翘曲控制、玻璃基板的TGV通孔）、以及系统级集成的学习曲线（如机柜热管理、高速信号完整性）。

复合学习曲线的逻辑链条是这样的：只有当核心封装工艺的良率提升到一定阈值，封装失效模式才会收敛到可预测的几种类型；失效模式收敛后，测试流程才能简化——不需要再为每一种未知缺陷设计冗余测试项；测试流程简化后，基板和系统级的冗余设计才能减少——不需要再为过大的良率波动预留大量的安全裕量；冗余设计减少后，平台化和模块化才能真正成立——不同代际的产品可以共享基板尺寸、连接器规格、散热模块。在这个逻辑链条中，2+2/3+1方案扮演的角色是"缓冲器"：它帮助行业跨越前段工艺不稳定的区间，让核心封装良率有足够的时间爬坡，同时不让系统级集成的复杂度也跟着失控。如果没有这个缓冲器，产业可能会陷入一个恶性循环：核心工艺良率不达标→测试流程无限复杂化→基板冗余设计无限膨胀→系统级成本失控→产品无法量产。2+2方案的存在，让行业有机会在"核心工艺爬坡"和"系统级稳定"之间取得平衡。

■ 平台化后材料替代与规模效应释放降本斜率

很多人期待玻璃基板、面板级封装（PLP）等新材料和新工艺能立刻带来大幅降本，但现实是，这些技术的降本斜率只有在平台化成立之后才能真正释放。所谓"平台化"，指的是基板尺寸、封装流程、测试程序、系统级接口等关键参数可以在多代产品之间保持相对稳定，不需要每一代都重新验证。如果每一代AI芯片都需要重新定义面板尺寸、重新验证翘曲窗口、重新校准铜电镀行为，那么规模越大，暴露的问题也越大，学习曲线反而会被拉长。玻璃基板是一个典型的例子。它的

核心优势在于：方形面板的面积利用率可以稳定维持在75%以上，而300毫米圆形晶圆在芯片尺寸放大后利用率会从60%降至50%左右。但玻璃基板要真正释放这个优势，前提是面板尺寸、TGV通孔工艺、RDL图形曝光等参数已经稳定在一个平台化的区间内。如果每一代都要改面板尺寸、改TGV孔径、改RDL线宽，那么玻璃基板的优势会被不断的设计验证和工艺调试所吞噬。

2+2方案的存在，为平台化争取了时间。在2+2的过渡期内，台积电和供应链伙伴可以逐步把CoWoS-L的工艺窗口收敛到一个稳定的区间，把基板尺寸、LSI芯片规格、测试流程等关键参数固化下来，形成一个可复用的平台。只有当这个平台真正稳定下来，规模效应才能发挥作用：同样的设备可以生产更多代产品，同样的测试程序可以覆盖更多型号，同样的供应链伙伴可以持续优化良率。到了2028年，当台积电的CoWoS-L产线成熟到足以支持玻璃基板和更大尺寸的封装，当Feynman架构成为首款真正实现四Die单封装的产品时，平台化的红利才会真正兑现。2+2不是拖延，它是产业在“激进技术路线图”和“可制造性现实”之间找到的一个过渡最优解。它用暂时的系统级复杂度，换取了核心工艺的稳定爬坡；用平台化的耐心，换取了未来规模效应的真正释放。

CHAPTER 08

2+2放量节奏是非线性跃迁，条件为产业共识

■ 订单倾斜来自四Die来不及成熟的产业共识

如果2+2方案这么好，为什么不是从2027年一开始就100%替代四Die方案？为什么还会有“过渡”的说法？这里需要引入一个产业经济学视角：技术切换的临界点和非线性跃迁。

系统厂商（这里主要指云厂商和大型AI基础设施购买者）的决策逻辑，和普通消费者买手机完全不同。他们不是看“哪个芯片的单核跑分更高”，而是看“哪个方案能在既定的时间窗口内稳定交付足够数量的算力”。这个决策逻辑的核心变量是“代际窗口”（Generational Window）。AI基础设施的采购周期通常以2-3年为规划单位，云厂商需要在2027年确定2028-2029年的算力部署方案。如果他们在2027年选择等待四Die单封装成熟，意味着2028年的算力交付计划存在巨大的不确定性——四Die方案可能在2028年第二季度良率达标，也可能拖到第四季度，甚至可能继续推迟到Feynman代。这种不确定性对于需要向客户承诺算力可用性的云厂商来说，是不可接受的。

反过来，只要产业链上下游形成“四Die在Rubin Ultra时间窗内来不及成熟”的共识，订单结构就会迅速向2+2倾斜。这个共识的形成不需要四Die方案彻底失败，甚至不需要任何一颗四Die封装体被明确证明“做不出来”。它只需要三个条件的组合：第一，CoPoS量产时间表的确定性。当台积电、日月光等代工厂的CoPoS路线图都指向2028-2029年时，没有人会在2027年赌四Die方案能提前成熟。第二，供应链配套的实际进展。电源供应商按双芯片设计规划供电方案，基板供应商按2+2的基板尺寸备货，测试设备厂商按双Die封装的测试流程调整产线。这些供应链动作一旦启动，就会产生路径依赖，反过来固化2+2方案的主导地位。第三，竞争对手的动作。如果AMD、Google TPU团队或者其他AI芯片厂商在2027年采用更保守但可靠的封装方案并顺利交付，英伟达面临的竞争压力会加速2+2方案的落地。没有人会为了等一个更激进但不确定的方案，而放弃已经验证过的可量产路径。一旦这三个条件中的两个以上同时满足，产业共识就会形成。这种共识一旦形成，切换速度会非常快——不是线性渐进，而是非线性跃迁。订单会从“观望”直接跳到“2+2为主”，上游的材料、测试、基板、设备资源也会随之同步重分配。这种跃迁的本质不是技术突然变好，而是预期的突然收敛。

■ 良率损失占比跌破制造成本是工业化阈值

2+2方案要真正进入“放量”阶段，还需要跨越一个具体的工业化阈值：良率损失占比是否明显低于直接制造成本。

回到B200的成本结构。先进封装直接成本1,100美元，良率损失1,000美元，两者比值约为0.91。这意味着良率损失几乎和制造成本一样高，系统厂商为“封装失败”承担的风险溢价已经逼近极限。如果这个比值持续大于1，封装就从一个“可控成本项”变成了一个“系统性风险项”，系统厂商会倾向于寻找更保守的方案来降低风险敞口。2+2方案的关键优势在于，它通过两个独立封装单元的并行生产，把单个封装单元的失败损失压缩到明显低于四Die单封装的水平。假设每个双Die封装单元的面积约为B200的1.5倍（因为需要额外的互联区域），按面积-良率的经验曲线估算，单个单元的良率损失可能在600-800美元区间。两个单元的总良率损失约为1,200-1,600美元，相比四Die单封装的2,000-3,000美元，已经有了显著改善。

更重要的是，2+2方案可以利用B200/Rubin一代已经成熟的CoWoS-L工艺和产线，不需要等待CoPoS的新设备和新材料。这意味着2+2的初始良率会比四Die单封装高得多，爬坡曲线也更陡峭。东北证券的数据显示，盛合晶微在2025年上半年的芯粒多芯片集成封装毛利率约为31%，但这是在63%稼动率的前提下的数字。如果稼动率提升到满产，毛利率有望进一步提升。这个逻辑对台积电同样适用：2+2方案可以利用已有的CoWoS-L产能和工艺know-how，在更短时间内达到更高的良率和稼动率。当2+2的良率损失占比明显跌破制造成本（比如从0.91降到0.5-

0.6)，系统厂商就不再需要为追求更高的集成度而承担指数型风险溢价。此时，订单占比一旦提升到足以驱动专用工艺、专用测试和专用供应链协同，2+2就会进入一个成本下降与良率改善的正反馈循环：更大的订单量带来更高的产能利用率，更高的产能利用率降低单位固定成本分摊，更低的成本让系统厂商更愿意增加订单，更多的订单进一步推动工艺优化和良率提升。这个正反馈一旦启动，2+2的放量曲线就会明显变陡，从"过渡方案"变成"事实标准"。

而四Die单封装方案，即便在2028年CoPoS成熟之后重新推出，也需要重新经历一次完整的良率爬坡。到那时，2+2方案已经通过两年的量产积累了大量的工艺数据和可靠性验证，四Die方案面临的不仅是技术挑战，还有"后发劣势"——它需要在2+2已经建立的经济性和可靠性优势面前，证明自己值得系统厂商再次承担切换成本。2+2方案的命运不是由四Die方案是否"成功"决定的，而是由时间窗口和产业共识决定的。当"四Die在Rubin Ultra时间窗内来不及成熟"成为产业链上下游的普遍预期，2+2的非线性跃迁就已经开始了。这个过程不会等人，也不会回头。
